

luciano trapa

CONVERTITORI A/D o ADC:
PARAMETRI
E
CLASSIFICAZIONE

PARAMETRI DEI CONVERTITORI A/D o ADC

I circuiti integrati che effettuano la conversione analogico-digitale sono chiamati "convertitori analogico-digitali" o "convertitori A/D" o ancora "ADC" e sono caratterizzati da tempi di conversione che vanno tipicamente da qualche NANOsecondo alle centinaia di MILLisecondi.

Possono essere realizzati in tecnologia bipolare (cioè mediante transistor BJT), I^2L e CMOS. Esistono anche convertitori in tecnologia ibrida, con prestazioni più elevate.

I fondamentali parametri dei convertitori A/D sono:


- △ **Caratteristica di trasferimento**
- △ **Valore di fondo-scala V_{FS} (Full Scale value)**
- △ **Tempo di conversione**
- △ **Tempo di assestamento**
- △ **Glitch**
- △ **Risoluzione**
- △ **Dinamica della tensione di ingresso**
- △ **Precisione (Accuracy)**
- △ **Errore di linearità differenziale**
- △ **Errore di linearità (o errore di linearità integrale)**
- △ **Errore di *offset***
- △ **Errore di guadagno**
- △ **Resistenza (impedenza) di ingresso**
- △ **Configurazione o formato dei dati in uscita**
- △ **Codici di uscita**
- △ **Coefficienti di temperatura**
- △ **Rapporto segnale/rumore (SNR)**
- △ **ENOB o numero effettivo di bit**

CARATTERISTICA DI TRASFERIMENTO

E' una curva, a forma di **gradinata**, che esprime la relazione fra i valori della tensione analogica di ingresso (posti sull'asse orizzontale) e i codici binari di uscita (posti sull'asse verticale).

La caratteristica di trasferimento **ideale** di un convertitore A/D è una **gradinata** con i **tratti verticali** tutti di **uguale ampiezza** e i **tratti orizzontali** anch'essi tutti **uguali tra loro**, tranne il primo.

Si definisce anche una **retta interpolatrice** della curva caratteristica, cioè della gradinata, che è la curva passante per i punti medi dei tratti orizzontali della gradinata. La curva interpolatrice di una caratteristica ideale è una retta con inclinazione di 45° , passante per l'origine (best straight line).



VALORE DI FONDO-SCALA V_{FS} (FULL SCALE VALUE)

E' una tensione di riferimento generalmente fornita, dall'esterno, al convertitore mediante un apposito terminale e che individua il massimo valore convertibile della tensione analogica di ingresso.

Tipicamente però il massimo valore convertibile correttamente, cioè senza superare un prefissato livello di errore, è minore del valore di fondo scala.

TEMPO DI CONVERSIONE

Premettiamo che, per “campione” di una tensione analogica, si intende il valore assunto dalla tensione analogica in un determinato istante. Per esempio il campione, relativo all'istante t_2 , della tensione analogica $v_i(t)$ è il valore che v_i assume nell'istante t_2 e si indica come $v_i(t_2)$.

Il tempo di conversione è il tempo che intercorre fra l'istante¹ in cui il convertitore preleva un campione della tensione analogica di ingresso e l'istante in cui il convertitore è in grado di presentare sulle linee di uscita il codice binario relativo al campione.

Osserviamo che:

- ✦ il tempo di conversione è sempre minore (o, al limite, uguale) del periodo di campionamento. Il periodo di campionamento è infatti l'intervallo di tempo che intercorre fra i prelievi di due successivi campioni. E' evidente che il convertitore, prima di elaborare il successivo campione (cioè prima della fine del periodo di campionamento) deve aver materialmente terminato la conversione del precedente, cioè deve aver atteso il compimento del tempo di conversione.
- ✦ il tempo di conversione dipende da come è fatto il convertitore, cioè dalla sua realizzazione circuitale, dalla tecnologia con la quale sono realizzati i componenti che lo costituiscono e dalla frequenza del clock applicata al convertitore (frequenza da non confondersi con la frequenza di campionamento del processo di conversione A/D e che è più elevata della frequenza di campionamento).

¹ Si può anche dire che Il tempo di conversione è l'intervallo di tempo che intercorre fra l'istante in cui **si presenta, all'ingresso del convertitore un valore di tensione stabile** e l'istante in cui il convertitore è in grado di presentare sulle linee di uscita il codice binario relativo a tale valore. Se il convertitore prevede un segnale di inizio conversione SOC (Start Of Conversion), il tempo di conversione si misura a partire dall'istante di applicazione di questo segnale.

TEMPO DI ASSESTAMENTO

Tempo necessario all'uscita per stabilizzarsi in seguito alla transizione più lenta possibile.

GLITCH²:

Possibilità che, in seguito alla variazione del valore di ingresso, l'uscita assuma valori diversi (corrispondenti ad altre configurazioni) prima di andare a regime.

² Il termine inglese “glitch” indica un picco breve ed improvviso (non periodico) in una forma d'onda, causato da un errore non prevedibile

RISOLUZIONE

Può essere definita in termini analogici o in termini digitali, ma le due definizioni sono collegate fra loro.

RISOLUZIONE (IN TERMINI ANALOGICI)

E' la minima variazione della tensione analogica di ingresso che è in grado di determinare la variazione dell' LSB, cioè del bit meno significativo del codice di uscita.

Siccome all'LSB corrisponde il passo di quantizzazione Q , si può dire che **la risoluzione coincide con il passo Q di quantizzazione** (e quindi si misura in Volt).

Possiamo dire che all'LSB corrisponde il passo di quantizzazione Q perché due fasce contigue di quantizzazione, ciascuna di ampiezza Q , sono individuate da codici che differiscono solo per il bit meno significativo.

RISOLUZIONE (IN TERMINI DIGITALI)

E' il **numero n di bit** presenti all'**uscita del convertitore**, cioè il numero di bit con i quali il convertitore codifica un campione del segnale analogico di ingresso.

Al crescere del numero di bit del convertitore, aumenta il numero delle fasce di quantizzazione e (a parità di valore di fondo-scala V_{FS}) decresce la loro ampiezza, ampiezza che non è altro che il passo Q di quantizzazione. Se il passo di quantizzazione si restringe, minore diventa la variazione di tensione necessaria a determinare la variazione dell'LSB, cioè del bit meno significativo del codice di uscita.


Quindi dire che un convertitore ha un elevato numero di bit equivale a dire che la variazione di tensione necessaria a far variare l'LSB è piccola.

DINAMICA DELLA TENSIONE DI INGRESSO

E' il range, cioè la massima escursione, della tensione di ingresso.

Valori tipici della dinamica sono compresi fra 10 Vpp e 20 Vpp, unipolari o bipolari.

PRECISIONE (ACCURACY)



La precisione di un convertitore A/D è un particolare errore relativo, determinato da vari fattori come la non linearità, il rumore, la quantizzazione.

Definiamo il massimo scostamento tra il valore ideale $V_{i(id)}$ e il valore reale $V_{i(r)}$ della tensione analogica di ingresso (che si produce in corrispondenza dei diversi codici di uscita) come:

$$\Delta(\text{prec}) = |V_{i(id)} - V_{i(r)}|_{MAX}$$

La precisione è data dal rapporto (espresso in percentuale) fra il massimo scostamento $\Delta(\text{prec})$ e il valore di fondo scala del convertitore (oppure il passo di quantizzazione Q).

$$\text{Precisione}_{(FS)} = \frac{\text{Scostamento max}}{\text{Valore di fondo scala}} \cdot 100 = \frac{|V_{i(id)} - V_{i(r)}|_{MAX}}{V_{FS}} \cdot 100 = \frac{\Delta(\text{prec})}{V_{FS}} \cdot 100$$

oppure:

$$\text{Precisione}_{(Q)} = \frac{\text{Scostamento max}}{\text{Passo di quantizzazione}} \cdot 100 = \frac{|V_{i(id)} - V_{i(r)}|_{MAX}}{Q} \cdot 100 = \frac{\Delta(\text{prec})}{Q} \cdot 100$$

Essendo, definita come “errore” la **precisione** è tanto **migliore** quanto **più piccolo è il numero** che la esprime.

Per comprendere meglio il significato di questo parametro, facciamo riferimento a un esempio.

Ipotizziamo per semplicità un convertitore a $n=3$ bit, con valore di fondo-scala $V_{FS}=4V$.

Le fasce di quantizzazione sono $2^3=8$ e il passo di quantizzazione è dato da:

$$Q = \text{LSB} = V_{FS} / 2^3 = 4/8 = 0,5V.$$

I valori di uscita del convertitore, cioè i codici digitali di uscita sono otto e sono:

000, 001, 010,....., 111.

Se il convertitore si comportasse in modo ideale, ciascun codice di uscita dovrebbe essere fornito in corrispondenza di un valore della tensione analogica di ingresso dato da:

$$Vi(id) = (\text{valore decimale del codice di uscita}) \cdot Q$$

Per esempio:

- ▲ il codice di uscita 111 (che corrisponde al numero decimale 7), dovrebbe idealmente essere fornito quando la tensione analogica di ingresso fosse:

$$Vi(id) = (7) \cdot Q = (7) \cdot 0,5 = 3,5 V$$

- ▲ il codice di uscita 101 (che corrisponde al numero decimale 5), dovrebbe idealmente essere fornito quando la tensione analogica di ingresso fosse:

$$Vi(id) = (5) \cdot Q = (5) \cdot 0,5 = 2,5 V$$

Il convertitore dovrebbe comportarsi cioè conformemente alla tabella:

TABELLA IDEALE

Codice di uscita	Valore decimale del codice di uscita	Q =LSB	Vi(id) Corrispondente valore ideale della tensione analogica di ingresso
000	0	0,5 V	0 · 0,5 = 0,0 V
001	1	0,5 V	1 · 0,5 = 0,5 V
010	2	0,5 V	2 · 0,5 = 1,0 V
011	3	0,5 V	3 · 0,5 = 1,5 V
100	4	0,5 V	4 · 0,5 = 2,0V
101	5	0,5 V	5 · 0,5 = 2,5 V
110	6	0,5 V	6 · 0,5 = 3,0 V
111	7	0,5 V	7 · 0,5 = 3,5 V

Supponiamo ora, come normalmente accade, che il convertitore, non essendo ideale, fornisca i codici di uscita non in corrispondenza dei valori ideali $V_i(id)$ della tensione di ingresso, ma in corrispondenza di valori un po' diversi, che chiamiamo valori reali e indichiamo con $V_i(r)$, riportandoli nella penultima colonna della tabella seguente:

TABELLA REALE

Codice di uscita	Vi(id) Corrispondente valore ideale della tensione analogica di ingresso	Vi(r) Corrispondente valore REALE (ipotetico) della tensione analogica di ingresso	$ V_i(id)-V_i(r) $ Scostamento (scarto) fra il valore ideale e il valore reale della tensione analogica di ingresso
000	0 · 0,5 = 0,0 V	0,15 V	 0,00 V-0,15 V = 0,15 V
001	1 · 0,5 = 0,5 V	0,55 V	 0,50 V-0,55 V = 0,05 V
010	2 · 0,5 = 1,0 V	1,2 V	 1,00 V-1,20 V = 0,20 V
011	3 · 0,5 = 1,5 V	1,35 V	 1,50 V-1,35 V = 0,15 V
100	4 · 0,5 = 2,0V	2,0V	 2,00V-2,00V = 0,00 V
101	5 · 0,5 = 2,5 V	2,6 V	 2,50 V-2,60 V = 0,10 V
110	6 · 0,5 = 3,0 V	3,1 V	 3,00 V-3,10 V = 0,10 V
111	7 · 0,5 = 3,5 V	3,4 V	 3,50 V-3,40 V = 0,10 V

Dalla tabella vediamo che lo scostamento massimo fra valore ideale e valore reale della tensione analogica di ingresso si ha in corrispondenza del codice di uscita 010 e vale 0,20 V.

Abbiamo quindi:

$$\text{Scostamento max} = \left| V_{i(id)} - V_{i(r)} \right|_{MAX} = \Delta_{(prec)} = 0,20V$$

Per cui la precisione risulta (con riferimento al valore di fondo-scala):

$$\text{Precisione}_{(FS)} = \frac{\text{Scostamento max}}{\text{Valore di fondo scala}} \cdot 100 = \frac{\left| V_{i(id)} - V_{i(r)} \right|_{MAX}}{V_{FS}} \cdot 100 = \frac{\Delta_{(prec)}}{V_{FS}} \cdot 100 = \frac{0,20}{4} \cdot 100 = 5\%_{(FS)}$$

Invece (con riferimento al passo Q di quantizzazione o, il che è lo stesso, all'LSB) risulta:

$$\text{Precisione}_{(Q)} = \frac{\text{Scostamento max}}{\text{Passo di quantizzazione}} \cdot 100 = \frac{\left| V_{i(id)} - V_{i(r)} \right|_{MAX}}{Q} \cdot 100 = \frac{\Delta_{(prec)}}{Q} \cdot 100 = \frac{0,20}{0,5} \cdot 100 = 40\%_{(Q)}$$

L'errore di precisione comporta una deformazione della retta interpolatrice il cui andamento diventa curvilineo. Lo scostamento fra le curve interpolatrici reale e ideale non è costante. Per la definizione dell'errore di precisione a noi interessa lo scostamento massimo.

Dal punto di vista grafico, quindi, l'errore di precisione si individua in corrispondenza del **massimo scostamento** fra la **curva interpolatrice della gradinata reale** e la **retta interpolatrice della gradinata ideale**.

Lo scostamento andrà poi diviso per la tensione di fondo-scala V_{FS} (oppure per il passo di quantizzazione Q) e moltiplicato per 100, in modo da avere un errore relativo percentuale.

OSSERVAZIONE

Come si vedrà nelle pagine seguenti, l'errore di precisione e la sua rappresentazione grafica presentano forti analogie con l'errore di linearità. Questo perché l'errore di precisione include l'errore di linearità o, in maniera equivalente, perché l'errore di linearità è una componente fondamentale dell'errore di precisione.

ERRORE DI LINEARITA' DIFFERENZIALE³ $\epsilon_{\text{DNL}}(\text{Cod})$

Questo errore fa riferimento a un singolo codice di uscita “Cod”.

Ipotizzando per semplicità un convertitore a 4 bit, per “Cod” si può intendere 1100, oppure 1000 ecc.

Ad ogni codice, è associato, dal convertitore, un intervallo di tensione analogica di ingresso che chiamiamo $\Delta v_i(\text{Cod})$, intervallo che viene chiamato “fascia di quantizzazione”.

Un convertitore dovrebbe associare, ad ogni possibile codice di uscita, uguali intervalli Δv_i della tensione analogica di ingresso. Cioè, a ogni codice binario di uscita, dovrebbe corrispondere un intervallo Δv_i di tensione di ingresso di uno stesso numero di mV o di una stessa frazione della tensione di fondo-scala.

Graficamente questo significa che la caratteristica di trasferimento, cioè la curva a gradinata che descrive il funzionamento del convertitore dovrebbe avere tutti i tratti orizzontali uguali tra loro.

In un ADC reale i vari intervalli $\Delta v_i(\text{Cod})$, relativi ai diversi codici, non sono perfettamente uguali fra loro, si può però definire un valore medio di tali intervalli, cioè un valore medio dei tratti orizzontali della gradinata e chiamarlo $\Delta v_i(\text{medio})$.


A questo punto l'errore di linearità differenziale, $\epsilon_{\text{DNL}}(\text{Cod})$, relativo a un certo codice di uscita “Cod”, può essere definito come:

$$\epsilon_{\text{DNL}}(\text{Cod}) = \Delta v_i(\text{Cod}) - \Delta v_i(\text{medio})$$

³ “DNL” sta per “Differential Non Linearity”

ERRORE DI LINEARITA' INTEGRALE ϵ_{INL}

o semplicemente
ERRORE DI LINEARITA'



Abbiamo visto che, per ogni codice “Cod” di uscita, e quindi per ogni gradino della curva caratteristica, è definito un errore di linearità differenziale, che rappresenta la differenza, cioè lo scostamento, fra l'ampiezza dell'intervallo $\Delta v_i(\text{Cod})$ di tensioni analogiche che danno luogo a quel codice e l'ampiezza $\Delta v_i(\text{medio})$ dell'intervallo medio.

Man mano che si procede verso l'alto lungo la gradinata, gli scostamenti suddetti si sommano. Così per esempio in corrispondenza del terzo gradino, vi sarà fra $\Delta v_i(\text{Cod})$ e $\Delta v_i(\text{medio})$ uno scostamento che sarà la somma dello scostamento relativo al primo gradino e dello scostamento relativo al secondo gradino:

$$\varepsilon(\text{Cod})_3 = \varepsilon_{\text{DNL}}(\text{Cod})_2 + \varepsilon_{\text{DNL}}(\text{Cod})_1$$

Questo scostamento lo possiamo chiamare “errore di linearità integrale al terzo gradino” e possiamo indicarlo come $\varepsilon_{\text{INL}}(3)$.

Si definiscono quindi:

▲ **l'errore di linearità integrale al j° gradino $\varepsilon_{\text{INL}}(j)$**

$$\varepsilon_{\text{INL}}(j) = \sum_{i=1}^j \varepsilon_{\text{DNL}}(\text{cod})_i$$

▲ **l'errore di linearità integrale vero e proprio ε_{INL}**


$$\varepsilon_{\text{INL}} = \max_j \left| \varepsilon_{\text{INL}}(j) \right|$$

il quale sintetizza la **NON linearità COMPLESSIVA** del convertitore (contrariamente all'errore di linearità differenziale $\varepsilon_{\text{DNL}}(\text{Cod})$, che è invece un parametro puntuale). Siccome rende diverse fra loro le ampiezze dei tratti orizzontali della gradinata che rappresenta la caratteristica di trasferimento, l'errore di linearità comporta⁴ una deformazione della gradinata e, conseguentemente, una deformazione della retta interpolatrice, il cui andamento diventa curvilineo. Lo scostamento fra la gradinata reale e quella ideale e il conseguente scostamento fra le curve interpolatrici, non è costante. Per la definizione dell'errore di linearità a noi interessa lo scostamento massimo.

Dal punto di vista grafico quindi l'errore di linearità rappresenta il **massimo scostamento della caratteristica reale da quella ideale**. In altri termini rappresenta il **massimo scostamento fra la curva interpolatrice della gradinata reale e la retta interpolatrice della gradinata ideale** e vale circa **0,5LSB**.

⁴ Analogamente all'errore di precisione, ma limitatamente ai soli effetti della non linearità

ERRORE DI OFFSET



Graficamente l'errore di offset è una **traslazione della curva caratteristica** a gradinata (e, conseguentemente anche della retta interpolante) **parallelamente a se stessa**, verso destra o verso sinistra, mantenendo inalterate le ampiezze dei tratti orizzontali e dei tratti verticali.

Per effetto dell'errore di offset un ADC **può fornire un codice di uscita diverso da zero** in corrispondenza di un valore nullo della tensione analogica di ingresso (cioè in corrispondenza di $V_i=0$), cosa che nel convertitore ideale non accade.

L'errore di offset può essere corretto in fase di taratura mediante trimmer.


I valori nominali⁵ della tensione analogica di ingresso, cioè i valori della tensione analogica di ingresso cui corrispondono esattamente, con errore di quantizzazione nullo, i vari codici di uscita, subiscono uno spostamento uniforme verso destra o verso sinistra.

Gli intervalli di quantizzazione, cioè gli intervalli della tensione analogica di ingresso ai quali corrispondono, nel convertitore ideale, i diversi codici di uscita, subiscono anch'essi uno spostamento uniforme verso destra o verso sinistra.

⁵ Punti centrali dei tratti orizzontali della caratteristica, cioè punti centrali degli intervalli di quantizzazione (fatta eccezione per il primo intervallo di quantizzazione che (nella tecnica di quantizzazione col metodo dell'approssimazione, qui adottata) è diverso dagli altri

Per esempio, se, in assenza di offset, il codice di uscita 000 veniva assegnato all'intervallo di tensioni analogiche di ingresso $(0-0,5Q)$ e il codice di uscita 001 veniva assegnato all'intervallo di tensioni analogiche di ingresso $(0,5Q-1,5Q)$, in presenza di offset può accadere che il codice di uscita 000 venga assegnato all'intervallo di tensioni analogiche di ingresso $(0-0,7Q)$ e il codice di uscita 001 venga assegnato all'intervallo di tensioni analogiche di ingresso $(0,7Q-1,7Q)$.

ERRORE DI GUADAGNO



Graficamente è una **variazione** della **pendenza** della **retta interpolante** rispetto a quella ideale. L'alterazione è dovuta a una imprecisione del valore di riferimento della tensione e a imperfette amplificazioni o attenuazioni negli stadi del dispositivo ADC che precedono il convertitore vero e proprio. La conseguenza è l'introduzione di un errore di tipo lineare. Gli errori di guadagno e di offset possono essere corretti in fase di taratura mediante trimmer.

I valori nominali si discostano dai valori nominali ideali e gli intervalli di quantizzazione subiscono tutti quanti una uguale variazione di ampiezza rispetto agli intervalli ideali.

Per esempio, per effetto di una **minore inclinazione** della retta interpolante, rispetto a quella ideale, accade che, al crescere della v_i analogica di ingresso, **i valori nominali** della tensione di ingresso **si allontanano sempre di più** dai valori nominali ideali.

Gli intervalli di quantizzazione, pur rimanendo uguali tra loro, si allargano tutti quanti, nella stessa misura, rispetto a quelli del convertitore ideale.

RESISTENZA (IMPEDENZA) DI INGRESSO

Ha un valore tipico per ogni ADC ed è compresa nell'intervallo (qualche $K\Omega$ – centinaia di $M\Omega$). Deve essere valutata per realizzare il corretto accoppiamento fra la sorgente di tensione analogica e il convertitore.

CONFIGURAZIONE O FORMATO DEI DATI IN USCITA

Gli n bit che formano il codice di uscita di un convertitore a n bit possono essere presentati al dispositivo utilizzatore:

- ⤴ in **formato parallelo** (caso più frequente): ogni bit è presente su un proprio piedino di uscita, per cui, per esempio, un ADC a 12 bit fornisce simultaneamente i 12 bit della parola di uscita su 12 terminali;
- ⤴ in **formato seriale**: sono in commercio ADC a uscita seriale che forniscono i bit di uscita uno dopo l'altro su un unico pin, al ritmo di un segnale di clock (dotato di un proprio terminale); il formato seriale è adatto ai casi nei quali il segnale deve essere trasmesso a distanze non brevissime (considerata l'inadeguatezza della trasmissione parallela in questa situazione); la presentazione seriale dei dati, infine consente di realizzare ADC ad elevata risoluzione, ma con un numero non eccessivo di terminali di uscita;
- ⤴ in formato **byte-seriale**: esistono convertitori, particolarmente adatti al collegamento con microprocessori a 8 bit, che presentano la parola binaria di uscita in due tempi; tipico è l'esempio di un convertitore a 12 bit con 8 linee di uscita; questo ADC in un primo tempo fornisce un primo byte formato dagli 8 bit più significativi e, in un secondo tempo, i 4 bit di peso minore (o più esattamente un secondo byte con solo 4 bit significativi).

CODICI DI USCITA

E' un elemento caratterizzante del convertitore A/D anche il tipo di codice che viene utilizzato per la rappresentazione dei dati di uscita.

Vi sono codici adatti alla rappresentazione dei soli segnali unipolari (cioè delle tensioni che non invertono la loro polarità, ossia che non cambiano segno) e codici adatti alla rappresentazione di segnali bipolari.

ELENCO DEI CODICI PER SEGNALI UNIPOLARI

NOME DEL CODICE	CARATTERISTICA PRINCIPALE	OSSERVAZIONI
BINARIO NATURALE	E' il più diffuso.	Per un convertitore a $n=4$ bit, il bit più significativo ha peso 2^{4-1} , il massimo valore digitale rappresentabile è 1111 e il bit meno significativo ha peso 2^0 .
BINARIO FRAZIONARIO	Permette di interpretare i valori di uscita del convertitore come frazioni del valore di fondo scala.	I codici rappresentano valori frazionari, sottintendendo la presenza della virgola decimale. Per esempio i bit del codice 1010 hanno peso $1/2$, $1/4$, $1/8$, $1/16$. Quindi il codice 1010 rappresenta il numero 0,625 derivante da $1/2+1/8$, cioè da $0,5+0,125$.
BCD	E' comodo quando l'uscita del convertitore deve essere visualizzata in forma decimale.	A parità di numero di bit, un convertitore BCD ha una risoluzione minore perché ogni cifra decimale deve essere rappresentata con 4 bit. Tipicamente le linee di uscita sono quattro, in modo da poter presentare simultaneamente il gruppo di 4 bit corrispondenti a una singola cifra decimale. I successivi gruppi di 4 bit vengono forniti (sempre sulle 4 linee suddette) uno dopo l'altro, in maniera seriale.
GRAY	E' adatto a convertitori molto veloci perché è caratterizzato dal fatto che le transizioni fra un valore e il successivo comportano la variazione di un solo bit.	Se un dato digitale viene letto mentre è in corso una commutazione (il che è tanto più probabile quanto più la velocità di elaborazione è alta), il peso dell'errore che si commette è minore di quello che si avrebbe con altri codici.
CODICI COMPLEMENTATI	Sono adottati quando risultano i più adatti alla circuiteria interna del convertitore.	Per un convertitore a $n=4$ bit il valore zero della tensione analogica di ingresso è associato al codice 1111 (e non a 0000).

TABELLA DEI CODICI PER SEGNALI BIPOLARI

<i>Valore analogico</i>	<i>Modulo e segno</i>	<i>Binario con offset</i>	<i>Complemento a 1</i>	<i>Complemento a 2</i>
+7	0111	1111	0111	0111
+6	0110	1110	0110	0110
+5	0101	1101	0101	0101
+4	0100	1100	0100	0100
+3	0011	1011	0011	0011
+2	0010	1010	0010	0010
+1	0001	1001	0001	0001
+0	0000	1000	0000	0000
-0	1000	(1000)	1111	(0000)
-1	1001	0111	1110	1111
-2	1010	0110	1101	1110
-3	1011	0101	1100	1101
-4	1100	0100	1011	1100
-5	1101	0011	1010	1011
-6	1110	0010	1001	1010
-7	1111	0001	1000	1001
-8		(0000)		(1000)

SNR e CONVERSIONE A/D

Il rapporto segnale/rumore, per i convertitori A/D, è definito nel modo seguente:

$$[SNR]_{dB} = [S / N]_{dB} = 20 \cdot \log_{10} \left[\frac{\text{val eff quantizzat o del segnale sin}}{\text{val eff del rumore di quantizzaz ione}} \right] = 20 \cdot \log_{10} \left[\frac{S}{N_q} \right]$$

Sviluppando questa relazione si ottiene:

$$[SNR]_{dB} = [S / N]_{dB} = 6,02 \cdot n + 1,76$$

dove “n” è il **numero di bit** del convertitore, **compreso il bit segno**, per cui i bit che concorrono alla “grandezza” del numero sono “n-1” e il numero più grande che si può codificare è:

$$\text{Numero più GRANDE codificabile} = 2^{n-1} - 1$$

Vediamo ora come si ricava l'espressione in cornice.

Ricordando che il “normale” valore efficace del segnale sinusoidale è

$$V_{eff} = \frac{V_{MAX}}{\sqrt{2}}$$

possiamo definire il valore efficace quantizzato S del segnale sinusoidale come:

$$S = [V_{eff}]_{quant} = \left[\frac{V_{MAX}}{\sqrt{2}} \right]_{quant} = \frac{V_{FS}}{\sqrt{2}} = \frac{(2^{n-1} - 1) \cdot q}{\sqrt{2}}$$

(dove “V_{FS}” è il valore di fondo scala del convertitore e “q” è il passo di quantizzazione).

Si può poi dimostrare che il valore efficace del rumore (o errore) di quantizzazione è:

$$N_q = \frac{q}{2 \cdot \sqrt{3}}$$

Sostituendo le espressioni di S e di N_q nella prima espressione di SNR che abbiamo scritto, otteniamo:

$$[SNR]_{dB} = [S / N]_{dB} = 20 \cdot \log_{10} \left[\frac{\frac{(2^{n-1}-1) \cdot q}{\sqrt{2}}}{\frac{q}{2 \cdot \sqrt{3}}} \right] = 20 \cdot \log_{10} \left[\frac{\frac{(2^{n-1}-1)}{\sqrt{2}}}{\frac{1}{2 \cdot \sqrt{3}}} \right]$$

$$[SNR]_{dB} = [S / N]_{dB} = 20 \cdot \log_{10} \left[\frac{(2^{n-1}-1)}{\sqrt{2}} \cdot \frac{2 \cdot \sqrt{3}}{1} \right] = 20 \cdot \log_{10} \left[(2^{n-1}-1) \cdot \sqrt{2} \cdot \sqrt{3} \right]$$

$$[SNR]_{dB} = [S / N]_{dB} = 20 \cdot \log_{10} \left[(2^{n-1}-1) \cdot \sqrt{6} \right] = 20 \cdot \log_{10} \left[\sqrt{6} \right] + 20 \cdot \log_{10} \left[(2^{n-1}-1) \right]$$

e trascurando l'unità rispetto a $2^{n-1}-1$:

$$[SNR]_{dB} = [S / N]_{dB} = 20 \cdot \log_{10} \left[(2^{n-1}) \cdot \sqrt{6} \right] = 20 \cdot \log_{10} \left[\sqrt{6} \right] + 20 \cdot \log_{10} \left[(2^{n-1}) \right]$$

$$[SNR]_{dB} = [S / N]_{dB} = 7,78 + 20 \cdot \log \left[2^{n-1} \right]$$

effettuando la conversione da logaritmo in base 10 a logaritmo in base 2 secondo la relazione:

$$\log_{10} [x] = \log_2 [x] \cdot \log_{10} [2]$$

otteniamo:

$$[SNR]_{dB} = [S / N]_{dB} = 7,78 + 20 \cdot \log_2 [2^{n-1}] \log_{10} [2]$$

$$[SNR]_{dB} = [S / N]_{dB} = 7,78 + 20 \cdot [n-1] \cdot 0,301$$

$$[SNR]_{dB} = [S / N]_{dB} = 7,78 + 6,02 \cdot [n-1]$$


$$[SNR]_{dB} = [S / N]_{dB} = 7,78 + 6,02 \cdot n - 6,02$$

$$[SNR]_{dB} = [S / N]_{dB} = 1,76 + 6,02 \cdot n$$

che è proprio l'espressione che cercavamo.

NOTA**VALORE EFFICACE DEL RUMORE DI QUANTIZZAZIONE**

Andamento del rumore ε di quantizzazione in funzione della tensione analogica v di ingresso dell'ADC



$$m = \operatorname{tg}(-45^\circ) = -1 \quad (\text{coefficiente angolare})$$

Come si ricava l'equazione del rumore ε :

$$y = m \cdot x + 0 \rightarrow y = m \cdot x \rightarrow \varepsilon(v) = -v$$

FUNZIONE DI ERRORE $\varepsilon(v) = -v$ per $v \in (-q/2, +q/2)$

RUMORE DI QUANTIZZAZIONE

N_q
COME
VALORE EFFICACE
DI
 $\varepsilon(v)$

$$N_q = \sqrt{\frac{1}{q} \cdot \int_{v=-q/2}^{v=+q/2} [\varepsilon(v)]^2 \cdot dv} \quad (*)$$

dove:

q = periodo di $\varepsilon(v)$

Sviluppiamo ora l'integrale contenuto nel radicando, cioè nella quantità sotto radice:

$$\text{Integrale} = \int_{v=-q/2}^{v=+q/2} [\mathcal{E}(v)]^2 \cdot dv = \int_{v=-q/2}^{v=+q/2} (-v)^2 \cdot dv = \int_{v=-q/2}^{v=+q/2} v^2 \cdot dv$$

$$\text{Integrale} = \left[\frac{v^3}{3} \right]_{-q/2}^{+q/2} = \frac{1}{3} \cdot \left[v^3 \right]_{-q/2}^{+q/2}$$

$$\text{Integrale} = \frac{1}{3} \cdot \left[\left(+\frac{q}{2} \right)^3 - \left(-\frac{q}{2} \right)^3 \right] = \frac{1}{3} \cdot \left[\frac{q^3}{8} - \left(-\frac{q^3}{8} \right) \right]$$

$$\text{Integrale} = \frac{1}{3} \cdot \left[\frac{q^3}{8} + \frac{q^3}{8} \right] = \frac{1}{3} \cdot 2 \cdot \frac{q^3}{8} = \frac{1}{12} \cdot q^3$$

Sostituendo l'espressione dell'integrale in quella di N_q , cioè nella (*), otteniamo:

$$N_q = \sqrt{\frac{1}{q} \cdot \frac{1}{12} \cdot q^3} = \sqrt{\frac{1}{12} \cdot q^2} = \frac{q}{\sqrt{12}} = \frac{q}{2 \cdot \sqrt{3}}$$

ossia:

RUMORE DI QUANTIZZAZIONE N_q COME VALORE EFFICACE DI $\mathcal{E}(v)$	$N_q = \frac{q}{2 \cdot \sqrt{3}}$
--	------------------------------------

ENOB o NUMERO EFFETTIVO DI BIT

L'acronimo **ENOB** sta per “Effective Number Of Bits”

L'ENOB è il **numero “effettivo” di bit** di un convertitore A/D, cioè la sua **risoluzione “effettiva”**, risoluzione che può essere minore di quella teorica se il convertitore è affetto (oltre che dall'errore di quantizzazione, che è sempre presente), anche da distorsione e rumore in generale.

L'ENOB si calcola come:

$$ENOB = \frac{(SINAD)_{dB} - 1,76}{6,02}$$

dove:

♣ l'acronimo **SINAD** sta per “**S**ignal/**N**oise **A**nd **D**istorsion)”

♣ per $(SINAD)_{dB}$ si intende l'espressione in dB del rapporto:

$$SINAD = \frac{SEGNALE}{RUMORE + DISTORSIONE}$$

♣ $(SINAD)_{dB}$ si può esprimere come:

$$(SINAD)_{dB} = -20 \cdot \log_{10} \sqrt{10^{-SNR/10} + 10^{THD/10}}$$

♣ THD (Total Harmonic Distorsion) è la distorsione armonica totale, definita come il rapporto tra il valore quadratico medio della somma delle prime componenti armoniche del segnale di uscita e l'ampiezza del segnale ricostruito.

Il numero di armoniche considerate può variare da produttore a produttore, ma normalmente vengono considerate le prime sei armoniche.

Quando si confronta il THD tra più produttori di ADC è fondamentale verificare su quante armoniche è stato calcolato, perché alcuni produttori usano riferirlo alle sole prime tre armoniche fornendo così dei valori di THD artificialmente bassi.

**TIPOLOGIE
DI
CONVERTITORI A/D**

**CLASSIFICAZIONE DEI CONVERTITORI A/D
IN BASE AL PRINCIPIO DI FUNZIONAMENTO**

TIPO	SOTTOTIPI	CARATTERISTIC A PRINCIPALE	ALTRE CARATTERISTICHE E INCONVENIENTI	TEMPO DI CONVERSIONE in MICROsecondi
AD APPROSSIMAZIONI SUCCESSIVE		e' il più diffuso	buon compromesso fra velocità di conversione e risoluzione	0,8 -100 tipicamente 10-15
FLASH o SIMULTANEO o A COMPARATORI IN PARALLELO		e' il più veloce	bassa risoluzione: un comparatore a n bit richiede 2^n-1 comparatori	0,01 – 0, 03
A CONTEGGIO o A RAMPA DIGITALE	A RAMPA DIGITALE NORMALE		Può lavorare a frequenze di campionamento minori di 100KHz	Dipende dall'ampiezza del segnale da convertire
	TRACK- CONVERTER o CONVERTITORE ASSERVITO o SERVOCONVERTI TORE		Può lavorare a frequenze di campionamento minori di 200KHz	Dipende dall'ampiezza del segnale da convertire
A INTEGRAZIONE o A RAMPA ANALOGICA	A RAMPA SINGOLA o CONVERTITORE TENSIONE TEMPO			160 – 300000 Tipicamente alcune centinaia
	A DOPPIA RAMPA			Tempo di conversione ELEVATO e dipendente dall'ampiezza del segnale da convertire
SIGMA-DELTA		Elevata linearità Grande immunità al rumore. E' adatto alla conversione, con bassa distorsione, di segnali audio	Tempo di assestamento lungo	Tempo di conversione ELEVATO

SELEZIONE DI CONVERTITORI A/D INTEGRATI

con indicazione della risoluzione e del tempo di conversione

Sigla	Ris.	T_{conv} μs	Tecnol.	Tipo	Caratteristiche
AD570	8	25	BIP	Appr. succ.	Uscite tri-state
AD670	8	10	BIP	Appr. succ.	Con amplificatore da strumentazione incorporato
AD7581	8	67	CMOS	Appr. succ.	8 canali di ingresso. RAM 8 × 8 incorporata
HAS-0802	8	1,2	IBRIDO	Appr. succ.	Elevata velocità e linearità
AD573	8	15	BIP	Appr. succ.	Uscite selezionabili in due tempi (8 + 2)
AD575	10	20	BIP	Appr. succ.	Solo uscita seriale
AD7571	10	80	CMOS	Appr. succ.	Formato di uscita parallelo e seriale
ADC-816	10	0,8	IBRIDO	Appr. succ.	Formato di uscita parallelo e seriale
AD5010	6	0,01	ECL	Flash	Bit di overflow per estensione della risoluzione
AD7550	13	$40 \cdot 10^3$	CMOS	Rampa quadr.	Uscite selezionabili in due tempi (8 + 5)
AD ADC71	16	57	IBRIDO	Appr. succ.	Formato parallelo e seriale; possibilità di ridurre la risoluzione e il tempo di conversione
ADC 0816	8	100	CMOS	Appr. succ.	16 canali di ingresso multiplati
ADC844	8	40	CMOS	Appr. succ.	4 canali di ingresso multiplati
ADC832	8	32	CMOS	Appr. succ.	2 canali di ingresso; uscita seriale (package 8 pin)
ADC820	8	1,5	CMOS	Half-flash	S/H interno; linee di controllo per interfacciamento con μP
MC10315	7	0,03	ECL	Flash	Bit di overflow per estensione della risoluzione
MC14442	8	32	CMOS	Appr. succ.	5 canali analogici + 6 canali digitali o analogici
MC14433	$3\frac{1}{2}$	$40 \cdot 10^3$	CMOS	Integraz.	Bassa dissipazione. 3 cifre BCD multiplate
ADC-ET8BC	8	$1,8 \cdot 10^3$	CMOS	Integraz.	Uscite tri-state
ADC-856C	10	1	BIP	Tracking	T_{conv} definito per 1LSB. Uscite controllabili
ADC7104-16C	16	$0,3 \cdot 10^6$	CMOS	Integraz.	Formato parallelo byte seriale

SELEZIONE DI CONVERTITORI A/D INTEGRATI

con indicazione della risoluzione e del tempo di conversione

PRODUCT SELECTION GUIDE A-D CONVERTERS

Type	Resolution (No. of bits)	Linearity error (LSB)	Conversion time (μ s)	Conversion method	On-chip reference	Temperature range ($^{\circ}$ C)	Features
ZN425E8	8	$\pm 1/2$	1000	Ramp and compare	✓	0 to +70	Low cost dual purpose A-D/D-A converter
ZN425J8	8	$\pm 1/2$	1000	Ramp and compare	✓	-55 to +125	Low cost dual purpose A-D/D-A converter
ZN427E8	8	$\pm 1/2$	10	Successive approx.	✓	0 to +70	μ P compatible, with unipolar and bipolar input ranges
ZN427J8	8	$\pm 1/2$	10	Successive approx.	✓	-55 to +125	μ P compatible, with unipolar and bipolar input ranges
ZN432J10	10	$\pm 1/2$	15	Successive approx.	✓	-55 to +125	Parallel/serial output TTL and CMOS compatible
ZN432BJ10	10	$\pm 1/2$	15	Successive approx.	✓	-40 to +85	Parallel/serial output TTL and CMOS compatible
ZN432CJ10	10	$\pm 1/2$	15	Successive approx.	✓	0 to 70	Parallel/serial output TTL and CMOS compatible
ZN433J10	10	$\pm 1/2$	1($\Delta V_{in} = 1\text{LSB}$)	Tracking	✓	-55 to +125	Parallel/serial output TTL and CMOS compatible
ZN433BJ10	10	$\pm 1/2$	1($\Delta V_{in} = 1\text{LSB}$)	Tracking	✓	-40 to +85	Parallel/serial output TTL and CMOS compatible
ZN433CJ10	10	$\pm 1/2$	1($\Delta V_{in} = 1\text{LSB}$)	Tracking	✓	0 to +70	Parallel/serial output TTL and CMOS compatible
ZN435E	8	$\pm 1/2$	800	Ramp and compare	✓	0 to +70	Dual purpose A-D/D-A converter (up/down counter)
ZN435J	8	$\pm 1/2$	800	Ramp and compare	✓	-55 to +125	Dual purpose A-D-D-A converter (up/down counter)
ZN439E series	8	$\pm 1/4, \pm 1/2, \pm 1$	5	Successive approx.	✓	0 to +70	μ P, TTL and CMOS compatible with double buffered latches
ZN439J series	8	$\pm 1/4, \pm 1/2, \pm 1$	5	Successive approx.	✓	-55 to +125	μ P, TTL and CMOS compatible with double buffered latches
ZN440CJ	6	$\pm 1/2$	0.06	Parallel (flash)	x	0 to +70	Ultra fast monolithic video A-D converter


SELEZIONE DI CONVERTITORI A/D INTEGRATI

con indicazione della risoluzione e del tempo di conversione

PRODUCT SELECTION GUIDE A-D CONVERTERS

Type	Resolution (No. of bits)	Linearity error (LSB)	Conversion time (μ s)	Conversion method	On-chip reference	Temperature range ($^{\circ}$ C)	Features
ZN441CJ	6	$\pm 1/2$	0.08	Parallel (flash)	x	0 to +70	Ultra fast monolithic video A-D converter
ZN447E	8	± 0.3	9	Successive approx.	✓	0 to +70	Clock generator, microprocessor TTL and CMOS compatible
ZN448E	8	$\pm 1/2$	9	Successive approx.	✓	0 to +70	Clock generator, microprocessor TTL and CMOS compatible
ZN449E	8	± 1	9	Successive approx.	✓	0 to +70	Clock generator, microprocessor TTL and CMOS compatible
ZN447J	8	± 0.3	9	Successive approx.	✓	-55 to +125	Clock generator, microprocessor TTL and CMOS compatible
ZN448J	8	$\pm 1/2$	9	Successive approx.	✓	-55 to +125	Clock generator, microprocessor TTL and CMOS compatible
ZN449J	8	± 1	9	Successive approx.	✓	-55 to +125	Clock generator, microprocessor TTL and CMOS compatible
ZN450E,CJ	3 1/2 digit (BCD)	± 1 count (BCD)	250ms	Charge balancing	✓	0 to +70	Single chip DVM for direct LCD drive
ZN451E,CJ	3 1/2 digit (BCD)	± 1 count (BCD)	250ms	Charge balancing	✓	0 to +70	Single chip DVM with external auto zero
ZN501AJ	10	$\pm 1/2$	15	Successive approx.	✓	-55 to +125	μ P, TTL and CMOS compatible with asynchronous start convert
ZN502E/CJ	10	± 1	15	Successive approx.	✓	0 to +70	μ P, TTL and CMOS compatible with asynchronous start convert
ZN503AJ	10	$\pm 1/2$	15	Successive approx.	✓	-55 to +125	μ P, compatible with parallel and serial outputs
ZN504E/CJ	10	± 1	15	Successive approx.	✓	0 to +70	μ P compatible with parallel and serial outputs
ZNA116E,J	3 1/2 digit (BCD)	± 1 count (BCD)	160ms	Dual slope integrating	x	0 to +70	DVM logic subsystems for LED MPX display
ZNA216E,J	3 1/2 digit (BCD)	± 1 count (BCD)	160ms	Dual slope integrating	x	0 to +70	DVM logic subsystem for LED MPX display


CONVERTITORE ANALOGICO/DIGITALE AD APPROSSIMAZIONI SUCCESSIVE



L'ADC ad approssimazioni successive è il più diffuso dei convertitori perché realizza un buon compromesso fra velocità e risoluzione.

Il convertitore è formato essenzialmente da:

- ❖ un **comparatore** con operazionale
- ❖ un **registro ad approssimazioni successive (SAR)** nel quale si forma passo dopo passo il **codice binario di uscita**, cioè il numero binario che al termine della conversione verrà associato alla tensione analogica da convertire e che, durante la conversione viene utilizzato per generare le successive tensioni di riferimento; all'inizio della conversione il SAR contiene il codice binario corrispondente alla metà del valore di fondo scala del convertitore (1000 nell'ipotesi di convertitore a 4 bit)
- ❖ un **DAC**, cioè un **convertitore digitale analogico**, che ha la funzione di **generare**, nel corso della conversione i **valori analogici di riferimento V_{RIF}** da confrontare con la tensione da convertire; il DAC genera i valori di riferimento convertendo in valori di tensione analogica i codici binari "in via di formazione" che si trovano nel DAC
- ❖ un **buffer di uscita**, basato su latch (**output latches**) che **memorizza i bit dei codici che si formano nel SAR** e dal quale si può **prelevare**, a fine conversione, il **codice di uscita**
- ❖ i **circuiti di controllo e temporizzazione** (sincronizzati da un clock) che forniscono i segnali di controllo del funzionamento e, in particolare:
 - il comando di INIZIO CONVERSIONE (SOC, Start Of Conversion) che azzerà i bit di uscita e imposta il SAR sul codice relativo alla metà del fondo scala
 - il comando di FINE CONVERSIONE (EOC, End Of Conversion) che segnala la fine della conversione e quindi la presenza del codice finale di uscita nel buffer di uscita



La tensione **analogica V_{MIS} da convertire** è applicata all'ingresso **non invertente** di un **comparatore** con operazionale.

All'ingresso invertente del comparatore è applicata una tensione di riferimento V_{RIF} generata dal DAC e proporzionale ai codici via via contenuti nel registro ad approssimazioni successive.

All'inizio di ogni passo della conversione, viene impostato provvisoriamente a 1 il primo bit non ancora definitivamente fissato del SAR e viene generata dal DAC una tensione analogica V_{RIF} di confronto, proporzionale al codice presente nel SAR.

Quando la **tensione da convertire V_{MIS} è maggiore** della tensione di riferimento ($V_{MIS} > V_{RIF}$) l'uscita del comparatore è **alta** e impone **uguale a 1** uno dei **bit del codice** contenuto nel **SAR** stesso (il primo bit più significativo al primo passo della conversione, il secondo bit più significativo al secondo passo e così via).

Quando invece la tensione da convertire V_{MIS} è minore della tensione di riferimento ($V_{MIS} < V_{RIF}$) l'uscita del comparatore è bassa e impone uguale a zero uno dei bit del codice contenuto nel SAR stesso (il primo bit più significativo al primo passo della conversione, il secondo bit più significativo al secondo passo e così via)

Supponiamo per semplicità che il convertitore sia a quattro bit e che quindi sia a quattro bit il codice di uscita.

Il numero di fasce di quantizzazione è di conseguenza: $2^4 = 16$

Supponiamo che il valore di fondo scala sia $V_{FS} = 5V$.

Il passo Q di quantizzazione risulta quindi:

$$Q = \frac{V_{FS}}{2^n} = \frac{5}{2^4} = \frac{5}{16} = 0,3125 \text{ V}$$

Chiamiamo

- V_{MIS} la tensione analogica da convertire
- V_{RIF} la tensione analogica di riferimento generata dal DAC interno.

Illustreremo il funzionamento del convertitore attraverso l'esempio che segue.

ESEMPIO DI CONVERSIONE

La tensione analogica da convertire sia $V_{MIS} = 1,78V$

PASSO 1

- impostazione a 1 del primo bit più significativo del codice di uscita

1	0	0	0
---	---	---	---

il codice corrisponde al numero decimale 8

- generazione della tensione di riferimento: $V_{RIF} = Q \cdot codice = \frac{5}{16} \cdot 8 = 2,5V$

- confronto fra V_{MIS} e V_{RIF}
 $V_{MIS} = 1,78V < V_{RIF} = 2,5V \rightarrow$ il primo bit del codice finale è fissato definitivamente a **zero**

0			
---	--	--	--

PASSO 2

- impostazione a 1 del secondo bit più significativo del codice di uscita

0	1	0	0
---	---	---	---

il codice corrisponde al numero decimale 4

- generazione della tensione di riferimento: $V_{RIF} = Q \cdot codice = \frac{5}{16} \cdot 4 = 1,25V$

- confronto fra V_{MIS} e V_{RIF}
 $V_{MIS} = 1,78V > V_{RIF} = 1,25V \rightarrow$ il secondo bit del codice finale è fissato definitivamente a **uno**

0	1		
---	---	--	--

PASSO 3

- impostazione a 1 del terzo bit più significativo del codice di uscita

0	1	1	0
---	---	---	---

il codice corrisponde al numero decimale 6

- generazione della tensione di riferimento: $V_{RIF} = Q \cdot codice = \frac{5}{16} \cdot 6 = 1,875V$

- confronto fra V_{MIS} e V_{RIF}
 $V_{MIS} = 1,78V < V_{RIF} = 1,875V \rightarrow$ il terzo bit del codice finale è fissato definitivamente a **zero**

0	1	0	
---	---	---	--

PASSO 4 (ultimo)

- impostazione a 1 del quarto bit più significativo del codice di uscita

0	1	0	1
---	---	---	---

il codice corrisponde al numero decimale 5

- generazione della tensione di riferimento: $V_{RIF} = Q \cdot codice = \frac{5}{16} \cdot 5 = 1,5625V$

- confronto fra V_{MIS} e V_{RIF}
 $V_{MIS} = 1,78V > V_{RIF} = 1,5625V \rightarrow$ il quarto bit del codice finale è fissato definitivamente a **uno**

0	1	0	1
---	---	---	---

FINE CONVERSIONE

Il codice di uscita è

0	1	0	1
----------	----------	----------	----------

Al codice corrisponde il numero decimale 5 al quale corrisponderebbe, a sua volta, una tensione analogica di

$$Q \cdot 5 = \frac{5}{16} \cdot 5 = 1,5625V \text{ invece del valore effettivo } V_{MIS}=1,78V$$

L'errore di quantizzazione è $1,78-1,5625=0,2175V$, minore del passo di quantizzazione $Q = 5/16= 0,3125$.

***IMMAGINI NON AUTOPRODOTTE:
CORTESIA PETRINI e CALDERINI EDAGRICOLE***

BIBLIOGRAFIA E SITOGRAFIA

Cuniberti, De Lucchi, Galluzzo **TDP (3)** Petrini
Cuniberti, De Lucchi, De Stefano **Elettronica (3)** Petrini
Mirandola **Corso di Elettronica-Conversioni** Calderini edagricole
Brambilla **Elettronica analogica (2)** Principato

http://hep.fi.infn.it/CIBER/ADC_e_non_linearita.pdf

webuser.unicas.it

<http://www.emcu.it/ADconverter.html>

it.emcelettronica.com

www.national.com

www.hit.bme.hu