

Springer-Lehrbuch

[Digitaltechnik](#)

Ein Lehr- und Übungsbuch

von

Roland Voitowitz, Klaus Urbanski

erweitert, überarbeitet

Springer 2007

Verlag C.H. Beck im Internet:

www.beck.de

ISBN 978 3 540 73672 1

Zu [Inhaltsverzeichnis](#)


schnell und portofrei erhältlich bei beck-shop.de DIE FACHBUCHHANDLUNG

Testen von VHDL-Modellen

Simulationstechniken

Der Schwerpunkt lag bisher auf VHDL-Modellen, die mit Hilfe programmierbarer Logik synthetisiert werden. In erster Linie wurde VHDL als Entwurfssprache eingesetzt. Folgendes soll die VHDL-Syntax zur Bildung von Testumgebungen verwendet werden. Hierzu werden nichtsynthesefähige VHDL-Modelle aufgestellt, mit denen die VHDL-Komponenten getestet werden können. Der zu testende VHDL-Modell wird in eine Testbench eingebunden. Der Name Testbench (Werkbank) wird analog zu einer realen Werkbank gewählt, auf der ein Werkstück getestet werden kann. In VHDL werden die Eingangssignale mit Signalgeneratoren stimuliert und die Reaktion der Ausgangssignale kontrolliert.

Die einfachste Form einer Simulation ist die interaktive. Der VHDL-Compiler enthält Testbenches, um die Porteingänge eines Modells zu stimulieren und die Ergebnisse in Textform oder als Signalzeitdiagramm am Bildschirm und/oder Drucker auszugeben. Diese Methode eignet sich gut, um einen Überblick über das Verhalten des Modells zu erlangen. Im allgemeinen Fall muss die Eingabe bei einer Änderung des Modells neu eingegeben werden, was zeitaufwendig und fehlerträchtig ist.



Die Testbench dient zur Erprobung des VHDL-Modells.

Die Testbench hat gegenüber der interaktiven Methode deutliche Vorteile:

- gute Dokumentation der Testvektoren für Ein- und Ausgänge
- gute Wiederverwendbarkeit bei Entwurfsänderungen
- schematische Vorgehensweise
- schnelle Fehlererkennung

Ein Testbench lässt sich sowohl für das Quellcode-VHDL-Modell als auch für das Realisierungs-VHDL-Modell verwenden.

4 VHDL als Entwurfs- und Simulationssprache

folgenden werden zwei unterschiedliche Entwürfe für Testbenches vorgestellt:

Testvektoren werden innerhalb der Testbench erzeugt

Testbench mit Ein- und Ausgabedatei

2 Testbench mit Testvektoren

Entity ist sehr einfach aufgebaut, insbesondere enthält sie keine Port- oder Generationsanweisungen:

```
entity testbench_name is -- Entity der Testumgebung
testbench_name;
```

Architektur enthält ein Testvektorfeld, das sowohl die stimulierenden Werte für Eingabeports als auch die am Ausgang erwarteten Logikzustände enthält. Das zu testende VHDL-Modell muss als Komponente vorliegen. Die kompilierte Komponente wird in einem Package in der Work-Library oder in einer benutzerdefinierten Library gespeichert. Bei der Ausführung werden in einer For-Schleife die Stimuli eines Testvektors (hier: vektor.x) den Porteingängen (hier: x) zugewiesen. Nach einer Verzögerung (hier: 30 ns), die die Durchlaufzeit des Schaltkreises simuliert, wird die Reaktionszeit des getesteten VHDL-Modells (device under test) am Portausgang (hier: y) verglichen mit dem Wert des Testvektors (hier: vektor.y). Mit Hilfe der Assertion- und Report-Anweisung (Kap. 4.7.1) lässt sich im Fehlerfall während der Ausführung der Testbench (Run-Kommando) ein Report am Monitor ausgeben. Weiterhin kann über eine Variable Fehler ein abschließender Report am Ende des Tests ausgegeben werden.

Das schon bekannte VHDL-Modell zu Tab. 2.11 (Kap. 4.5.4.8) ist in einem Beispiel als Testbench angegeben. In dem Package "tabelle_pack.vhd" wird die Komponente tab2_11a deklariert. Nach der Compilierung wird sie in der Work-Library abgelegt und gespeichert. Es kann nun über die Use-Anweisung auf die Komponente tab2_11a zugegriffen werden.

```
tabelle_pack.vhd
library ieee;
use ieee.std_logic_1164.all;

entity tabelle_pack is -- Package tabelle_pack.vhd
component tab2_11a -- Component-Deklaration der Tabelle 2.11
port (
    in : in std_logic_vector (1 to 4);
    out : out std_logic_vector (1 to 2));
component;
end tabelle_pack;
```

```

std_logic_1164.all;
tab2_11a is port (
  in std_logic_vector (1 to 4);
  out std_logic_vector (1 to 2));
end tab2_11a;

-- Struktur sequent_verhalten of tab2_11a is

process(x) begin -- Anordnung entspricht der Wahrheitstabelle
  x is
  when "0000" => y <= "11";
  when "0001" => y <= "11";
  when "0010" => y <= "11";
  when "0011" => y <= "0-";
  when "1000" => y <= "0-";
  when "1001" => y <= "0-";
  when "1010" => y <= "11";
  when "1011" => y <= "01"; -- Fehler "01" statt "11"
  when "1100" => y <= "0-";
  when "1110" => y <= "0-";
  when others => y <= "00"; -- Kombinationen, die "00" ergeben
end process;
-- am Prozessende erhält y den neuen Wert
sequent_verhalten;

end bench_tab.vhd
end testbench;

-- testbench is
testbench is
  architecture auto_test of testbench is
    signal x: std_logic_vector(1 to 4);
    signal y: std_logic_vector(1 to 2);
    test_vektor is record -- Stimuli und Erwartungswerte → Record
      in std_logic_vector(1 to 4);
      out std_logic_vector(1 to 2);
    end record;
    test_vektor_array is array (natural range <>) of test_vektor;
    test_feld: test_vektor_array:=
    <> "0000", y => "11"),
    <> "0001", y => "11"),
    <> "0010", y => "11"),
    <> "0011", y => "0-"),
    <> "0100", y => "00"),
    <> "0101", y => "00"),
    <> "0110", y => "00"),

```

4 VHDL als Entwurfs- und Simulationssprache

```
x => "1011", y => "11"),
x => "1100", y => "0-"),
x => "1101", y => "00"),
x => "1110", y => "0-"),
x => "1111", y => "00")

-- instanziiieren der Component tab2_11a
tab2_11a port map (x, y);
process -- Testvektor zuweisen und pruefen
variable vektor: test_vektor;
variable fehler: boolean := false;

in test_feld'range loop
vektor := test_feld(i);
<= vektor.x;
wait for 30 ns; -- Verzoegerungszeit abwarten
if y /= vektor.y then -- Ergebnis ueberpruefen
assert false
report "Ergebnis falsch";
fehler := true;
end if;
loop;

assert not fehler -- Ausgabe eines Reports
report "Test ist fehlerhaft"
severity note;
assert fehler
report "Test ist o.K."
severity note;
wait;
process testen;
auto_test;
```

der Ausführung der Testbench mit ModelSim Xilinx [<http://www.xilinx.com>]
den folgende Schritte durchgeführt:

1. Kompilieren des Package `tabelle_pack.vhd`. Die kompilierte Datei wird automatisch in der Work-Library gespeichert und steht für weitere Anwendungen zur Verfügung.

2. Kompilieren der Testbench `test_bench_tab.vhd`.

3. Laden der einzelnen Komponenten

4. Ausführen der Simulation mit dem Kommando "run -all"

5. Ausgug der Monitorausgabe bei der Ausführung mit ModelSim:

work:testbench

```

ng work.testbench(auto_test)
ng work.tab2_11a(sequent_verhalten)

Error: Ergebnis falsch
Time: 360 ns Iteration: 0 Instance: /testbench
Message: Test ist fehlerhaft
Time: 480 ns Iteration: 0 Instance: /testbench

```

In diesem Beispiel ein Fehler in dem zu testenden VHDL-Modell `tab2_11a` vorliegt, werden bei der Ausführung der Testbench mit ModelSim Xilinx Fehlermeldungen ausgegeben.

Testbench mit Ein- und Ausgabedatei

Die Verwendung von Testbenches lässt sich die Vorgabe der Stimulationswerte und die Ausgabe der Ergebnisse noch verbessern, indem man Textdateien für die Eingabe einsetzt. Die Stimuli werden jetzt als Zeichenfolge in einer Eingabedatei eingelegt und während der Ausführung über standardisierte Prozeduren eingelesen. Auch können die Werte für die Stimulation leicht geändert werden, ohne dass eine Neukompilierung der Testbench erfolgen muss. Entsprechend werden die Ergebnisse in einer formatierter Form über Ausgabe-prozeduren als Text in einer Ausgabedatei generiert, die dann vom Anwender leichter ausgewertet werden kann.

Die Verwendung der Ein- und Ausgabeprozeduren ist mit größerem Aufwand verbunden, da die Standard-Lese- und Schreibprozeduren nicht für den Datentyp `std_logic` bzw. `std_logic_vector` gelten. Im Folgenden werden erweiterte Ein- und Ausgabeprozeduren [26] vorgestellt, die mit Hilfe von Overloading den Datentypen `std_logic` berücksichtigen. Man kann das Package "text_io_pack.vhd" anwenden, ohne Einzelheiten der VHDL-Beschreibung zu kennen. Es kann in ähnlicher Weise verwendet werden wie ein Package mit einer VHDL-Deklaration, das eine Addition von Textzeilen (Kap. 6.2.2.2) erlaubt. Das unten beschriebene Package "text_io_pack.vhd" kann für alle Aufgaben, die mit den Datentypen "std_logic" und "std_logic_vector" in Verbindung mit Ausgabedateien arbeiten, verwendet werden.

In dem folgenden Beispiel wird eine Testbench vorgestellt, die für die gleiche Aufgabenstellung mit der Wahrheitstabelle (Kap. 4.9.2) eingesetzt wird. Es wird vorausgesetzt, dass das VHDL-Modell `tab2_11a` als kompilierte Komponente in dem Package `tab2_11a_pack.vhd` befindet (s. Kap. 4.9.2).

```

text_io_pack.vhd
...
use ieee.std_logic_1164.all;
use textio.all;

```

4 VHDL als Entwurfs- und Simulationssprache

```
procedure read (L: inout Line; wert: out std_logic_vector; gut: out boolean);
procedure read (L: inout Line; wert: out std_logic_vector);
procedure write (L: inout Line; wert: in std_logic; justified:in side := right; field: in
width := 0);
procedure write (L: inout Line; wert: in std_logic_vector; justified:in side := right; field: in
width := 0);
type std_logic_chars is array (character) of std_logic;
constant to_stdlogic: std_logic_chars:=
'U' => 'U','X' => 'X','0' => '0','1' => '1','Z' => 'Z',
'W' => 'W','L' => 'L','H' => 'H','-' => '-',others => 'X');
type character_chars is array (std_logic) of character;
constant to_character: character_chars :=
'U' => 'U','X' => 'X','0' => '0','1' => '1','Z' => 'Z',
'W' => 'W','L' => 'L','H' => 'H','-' => '-');
text_io_pack;
```

```
page body text_io_pack is
procedure read (L: inout Line; wert: out std_logic; gut: out boolean) is
variable temp: character;
```

```
variable gut_character: boolean;
begin
read (L, temp, gut_character);
if gut_character = true then
gut := true;
wert := to_stdlogic(temp);
else
gut := false;
end if;
```

```
end read;
procedure read (L: inout Line; wert: out std_logic) is
```

```
variable temp: character;
variable gut_character: boolean;
begin
read (L, temp, gut_character);
if gut_character = true then wert := to_stdlogic (temp);
end if;
```

```
end read;
procedure read (L: inout Line; wert: out std_logic_vector; gut: out boolean) is
```

```
variable temp: string(wert'range);
variable gut_string: boolean;
begin
read (L, temp, gut_string);
if gut_string = true then
gut := true;
for i in temp'range loop
wert(i) := to_stdlogic(temp(i));
end loop;
else gut := false;
end if;
```

```
end read;
```

```

in
  read (L, temp, gut_string);
  if gut_string = true then
    for i in temp'range loop
      wert(i) := to_stdlogic(temp(i));
    end loop;
  end if;
read;
procedure write (L: inout Line; wert: in std_logic; justified:in side := right; field: in
th := 0) is
  variable write_wert: character;
in
  write_wert := to_character(wert);
  write(L,write_wert, justified, field);
write;
procedure write (L: inout Line; wert: in std_logic_vector; justified:in side := right;
field: in width := 0) is
  variable write_wert: string(wert'range);
in
  for i in wert'range loop
    write_wert(i) := to_character(wert(i));
  end loop;
  write(L,write_wert, justified, field);
write;
text_io_pack;

```

Testbench mit Ein- und Ausgabedatei: tb_textio_tab.vhd

```

library ieee;
use ieee.std_logic_1164.all;
use textio.all;
use work.text_io_pack.all;
use work.tabelle_pack.all;

entity tb_textio is
  port (
    textio: text_io;
  );
end tb_textio;

architecture auto_test of tb_textio is
  signal v_x: std_logic_vector(1 to 4);
  signal v_y: std_logic_vector(1 to 2);
begin
  v_x <= "1111";
  v_y <= "11";
end auto_test;

```

2_11a port map (x => x, y => y);

```

process
begin
  eingabe_datei: text is in "tab_io_test.txt";           -- Eingabedatei: tab_io_test.txt
  ausgabe_datei: text is out "ergebnis_aus.txt";       -- Ausgabedatei: ergebnis_aus.txt
  zeile_ein, zeile_aus: line;
  aus_y: std_logic_vector(1 to 2);
  v_x: std_logic_vector(1 to 4);
  v_y: std_logic_vector(1 to 2);
end process;

```


4 VHDL als Entwurfs- und Simulationssprache

```
constant abstand_2: string(1 to 2) := " ";
constant abstand_3: string(1 to 3) := " ";
constant ueber: string(1 to 21) := " X Y Ysoll Fehler"; -- Ueberschrift Ausgabedatei

write(zeile_aus, ueber); -- Ueberschrift
writeln(ausgabe_datei, zeile_aus); -- Ausgabe der Zeile
writeln(ausgabe_datei, zeile_aus); -- Ausgabe einer Leerzeile

loop: while not endfile(eingabe_datei) loop
  readline (eingabe_datei,zeile_ein); -- Zeile einlesen
  read (zeile_ein,char,gut);
  überspringe Zeile, falls Zeichen kein Tabulator s. Tab. 4.10
  if not gut or char /= HT then next;
  end if;
  assert gut
    report "Fehler beim Lesen"
  severity note;
  read (zeile_ein,v_x,gut);
  next when not gut;
  read (zeile_ein,char);
  read (zeile_ein,v_y);
  wait for 20 ns;
  <= v_x; -- Typ-Konvertierung: variable → signal
  wait for 30 ns;
  überprüfen des Ergebnisses
  aus_y := y;
  if aus_y /= v_y then
    assert false
    report "y falsch";
    fehler := true;
    fehler_aus := " ja ";
  end if;
  formatierter Ausgabereport
  write(zeile_aus, v_x); -- Stimuli x
  write(zeile_aus, abstand_2); -- 2 Leerzeichen
  write(zeile_aus, aus_y); -- Ergebniswert y
  write(zeile_aus, abstand_2); -- 2 Leerzeichen
  write(zeile_aus, v_y); -- Erwartungswert für y
  write(zeile_aus, abstand_3); -- 3 Leerzeichen
  write(zeile_aus, fehler_aus); -- Fehler: ja oder nein
  writeln(ausgabe_datei, zeile_aus);
  fehler_aus := "nein"; -- Defaultwert für Fehler
loop zeile_loop;
if not fehler
  report "Test ist fehlerhaft"
  severity note;
  assert fehler
  report "Test ist o.K"
  severity note;
```

Abbildung 4.10: Ein- und Ausgabedatei, die innerhalb der Testbench verwendet werden

eingabedatei: tab_io_test.txt	ausgabedatei: ergebnis_aus.txt			
Wahrheitstabelle 2.11	X	Y	Ysoll	Fehler
0000 11	0000	11	11	nein
0001 11	0001	11	11	nein
0010 11	0010	11	11	nein
0011 0-	0011	0-	0-	nein
0100 00	0100	00	00	nein
0101 00	0101	00	00	nein
0110 00	0110	00	00	nein
0111 00	0111	00	00	nein
1000 0-	1000	0-	0-	nein
1001 0-	1001	0-	0-	nein
1010 11	1010	11	11	nein
1011 11	1011	01	11	ja
1100 0-	1100	0-	0-	nein
1101 00	1101	00	00	nein
1110 0-	1110	0-	0-	nein
1111 00	1111	00	00	nein

Abbildung 4.10 enthält auf der linken Seite die Eingabedatei und auf der rechten Seite die Ausgabedatei mit der Fehlermeldung. Das erste Zeichen einer relevanten Eingabezeile ist der Tabulator. Dadurch können in der Eingabedatei auch Überschriften und Kommentarzeilen verwendet werden, die beim Einlesen der Werte über die Testbench ignoriert werden.

Übersicht zu Kap. 4: [9, 21, 65, 70, 78, 97, 120, 127]

RAM

den vorangehenden Kapiteln dargestellt wurde, sind heute leistungsfähige Speicherspeicher hoher Kapazität mit geringen Zugriffszeiten auf DRAM-Basis am Markt verfügbar. Auch im Bereich der nichtflüchtigen Speicher gibt es ein weitgefächertes Angebot, wie EPROMs, EEPROMs und Flash-EPROMs. Beide Speichertypen erfüllen jedoch nicht Ansprüche, wie sie zunehmend im Bereich mobiler Anwendungen gestellt werden. Insbesondere hier besteht Bedarf an Halbleiterspeichern, die die besten Eigenschaften beider Gruppen in sich vereinen.

ca. 20 Jahren wird ein Speichermedium erforscht, das diese Forderung erfüllt, nämlich der ferroelektrische Speicher. Die Bezeichnung FRAM wurde von der Fa. Ramtron geschützt. Andere Hersteller nennen diesen Speichertyp daher Ferroelectric RAM. Nach Einschätzung von Fachleuten werden ferroelektrische und magnetoresistive Speicher (MRAMs, s.Kap. 7.1.15) die Speichertechnologie in nächster Zukunft dominieren. Ein qualitativer Vergleich wesentlicher Eigenschaften von Halbleiterspeichern macht dieses deutlich (Tab. 7.2). Es werden FRAMs angestrebt, die als Universal-Speicher bisherige Speichertypen ersetzen sollen (All-in-One-Solution).

Tab. 7.2: Wesentliche Eigenschaften unterschiedlicher Speichertechnologien


Eigenschaften	SRAM	DRAM	EEPROM	FLASH	FRAM MRAM
flüchtig	nein	nein	ja	ja	ja
Zellenmaße	nein	ja	nein	ja	ja
leicht les- und beschreibbar	ja	ja	ja	nein	ja
geringer Leistungsbedarf	ja	ja	nein	nein	ja
geringer Schreibzugriff	ja	ja	nein	nein	ja
kurze Schreibzyklen	ja	ja	nein	nein	ja
preisgünstig	nein	ja	nein	ja	ja

Wenn man an einen Kondensator eine elektrische Spannung angelegt, nimmt er eine Ladung auf, und zwischen seinen Belägen entsteht ein elektrisches Feld. Dieses führt zu einer Ladungsverschiebung im Dielektrikum, die man als dielektrische Polarisationsänderung bezeichnet. Wird der Kondensator entladen, verschwindet auch die Polarisierung.

Der *ferroelektrische Effekt* versteht man die Eigenschaft einiger Isolierstoffe, durch Anlegen geeigneter elektrischer Felder spontan einen von zwei unterschiedlichen Polarisationszuständen einnehmen zu können, und diesen Zustand auch nach Entfernen der Spannung als *remanente Polarisation* beizubehalten. Diese Eigenschaft beruht auf der besonderen Kristallstruktur dieser Stoffe und ist eng mit der


7 Digitale Halbleiterspeicher

Man nutzt diese Stoffe als Dielektrikum in einem Kondensator, erhält man ein bistabiles Element, das zum Speichern digitaler Information geeignet ist und *ferroelektrischer Kondensator* (C_{FE}) heißt. Das Speicherprinzip ist in Bild 7.29 gezeigt. Im Zentrum des Kristalls befindet sich in Abhängigkeit von der Legierung ein Titan-Zirkoniumatom. Die unterschiedliche bistabile Position dieses Atoms bestimmt die Polarisationsrichtung des Kristalls.



7.29: Ferroelektrische Perovskit-Kristalle (PZT), die durch elektrische Feldstärken E in unterschiedliche stabile Polarisationsrichtungen versetzt worden sind

Der funktionelle Zusammenhang zwischen der angelegten Spannung U und der aufgenommenen Ladung Q zeigt eine Hysterese, deren Form der Magnetisierungskurve ferromagnetischer Stoffe vergleichbar ist, wie Bild 7.30 zeigt.



7.30: Zusammenhang zwischen Spannung U_{CFE} und aufgenommener Ladung Q bei einem ferroelektrischen Kondensator C_{FE} . Die Abkürzungen bedeuten: Q_S : Sättigungslad., Q_R : Remanentlad., U_{CFE} : Kondensator- und U_C : Koerzitivspannung

Wenn der Kondensator an eine Spannung $+U_{max}$ gelegt und dann die Spannung entfernt wird, wird der stabile Arbeitspunkt Q_R angenommen. Damit ist die log. "0" festgelegt. Durch Zuerst auf "1" und dann wieder auf "0" wird die log. "1" festgelegt.

Organisation der einzelnen Speicherzellen in einem FRAM entspricht prinzipiell bei DRAMs verwendeter Technik: Jede ferroelektrische Zelle wird über einen Kanal-Enhancement-Transistor angesteuert. Daraus entsteht die sog. 1T-1C-Zelle (1 Transistor, 1 Kapazität, Bild 7.31). Sie enthält als Speicherelement den ferroelektrischen Kondensator C_{FE} . Die Zelle wird angesprochen durch einen ausreichend hohen H-Pegel an der Wortleitung WL. Dadurch wird der Transistor leitfähig, und die Zelle kann beschrieben oder gelesen werden. C_{BL} repräsentiert die parasitäre Kapazität der Bitleitung.




Bild 7.31: Ferroelektrische 1T-1C-Speicherzelle, bestehend aus Zugangstransistor, Speicherkondensator C_{FE} , und der parasitären Kapazität der Bitleitung C_{BL} .

Schreibvorgang: Das Liniendiagramm ist in Bild 7.32 gezeigt. Die Speicherzelle befindet sich für $t < t_0$ unselektiert in einem der beiden Zustände "0" oder "1".




Bild 7.32: Schreibvorgang bei einer FRAM-Speicherzelle. Wichtige Zustände des ferro-magnetischen Kondensators sind an der Hystereseschleife verdeutlicht.

Die Abkürzungen bedeuten: BL: Bitleitung PL: Plateleitung WL: Wortleitung

7 Digitale Halbleiterspeicher

t_0 : Die Bitleitung (BL) geht vorbereitend auf H-Pegel.

t_1 : Die Wortleitung (WL) geht auf H-Pegel. Der Transistor leitet, und C_{Fe} wird über den ON-Widerstand des Transistors auf H-Pegel geladen. Damit befindet sich die Zelle in der Hystereseschleife im Punkt $-Q_S$.

Zum Zeitpunkt t_2 wird ein kurzer positiver Impuls auf die Plateleitung PL gegeben, der hier keine Bedeutung hat.

Nach dessen Ende bei t_3 steht an C_{Fe} wieder H-Pegel, da WL und BL noch gesetzt sind. Damit gilt: $U_{CFE} = -U_1 = -U_{max}$.

Zum Zeitpunkt t_4 geht BL auf "0" bei leitendem Transistor, d.h. $U_{CFE} = 0$ und C_{Fe} geht in den Zustand remanenter Polarisation Q_r , speichert also das Bit "1".

Bei t_5 wird die Speicherzelle durch WL deselektiert und der Zustand "1" bleibt ohne weitere Energiezufuhr erhalten.

Lebensdauer einer "0": BL bleibt stets auf L-Pegel.

Bei t_1 nimmt WL H-Pegel an, der Transistor leitet. Der Kondensator C_{Fe} liegt an der Spannung $U_{CFE} = 0V$, d.h. sein logischer Zustand bleibt unverändert.

Im Intervall t_2 bis t_3 geht PL auf "1", dadurch wird $U_{CFE} = U_0 = +U_{max}$, d.h. C_{Fe} befindet sich auf der Hysteresekurve im 1. Quadranten bei Q_S .

Im Intervall t_3 bis t_4 beträgt $U_{CFE} = 0$ und C_{Fe} befindet sich im Zustand remanenter Polarisation im Punkt $+Q_r$, hat also das Bit "0" gespeichert.

Bei t_5 wird die Speicherzelle durch WL deselektiert und der Zustand "0" bleibt ohne weitere Energiezufuhr erhalten.

Vorgang: Der Lesevorgang an einer FRAM-Speicherzelle besteht prinzipiell daraus, dass der ferromagnetische Kondensator C_{Fe} bei hochohmig geschalteter Bitleitung einen Teil seiner Ladung auf die parasitäre Kapazität C_{BL} überträgt. Die dabei transportierte Ladung und daher auch die an C_{BL} entstehende Spannung hängen davon ab, ob vorher eine "0" oder eine "1" gespeichert war. Ein Sense-Verstärker führt diese Bewertung durch. Daraus folgt, dass es sich um ein zerstörendes Leseverfahren handelt. Der ursprüngliche Wert muss anschließend wieder rückgespeichert werden.

7.33 zeigt einen Lesevorgang nach der Methode des *Step-Sensing-Approach*. Der Vorgang hat sehr große Ähnlichkeit mit dem Leseverfahren an einem DRAM.

Die FRAM-Speicherzelle befindet sich für $t \ll t_0$ unselektiert in einem der beiden Zustände "0" oder "1". Dann folgen:

$t < t_0$: Eine Leseoperation beginnt mit einem Precharge-Vorgang, der zunächst die Bitleitung hochohmig schaltet und anschließend die parasitäre Kapazität C_{BL} entlädt. Der Speicherinhalt verändert sich dabei nicht. Zum Zeitpunkt t_0 ist dieses abgeschlossen.

Bei t_0 geht die Wortleitung auf H-Pegel und schaltet den Transistor in den leitenden Zustand. Dadurch sind C_{Fe} und C_{BL} zwischen PL und Masse in Serie ge-

Für die Kapazität gilt: $C_{FE} = \Delta U_{CFE} / \Delta Q$, und dieser Quotient wird vom Betriebspunkt auf der Hystereseschleife während des Ladeprozesses bestimmt (s. Bild 7.33 (rechts)).




Bild 7.33: Lesevorgang bei einer FRAM-Speicherzelle mit Zuständen des ferromagnetischen Kondensators in der Hystereseschleife und Näherungen für die Kapazitäten von C_{FE} : $\tan \alpha_1 = C_1$ und $\tan \alpha_0 = C_0$. Die Abkürzungen bedeuten: PRE: Prechargesignal BL: Bitleitung PL: Plateleitung WL: Wortleitung

Approximiert man die beiden Kapazitäten als Geraden, ergibt sich überschlägig für $C_0 = \tan \alpha_0$ und für $C_1 = \tan \alpha_1$ mit $C_1 > C_0$. An der Bitleitung liegt dann die Spannung U_{CBL} und es gilt $U_{CBL}(C_{FE} = C_1) > U_{CBL}(C_{FE} = C_0)$. Diese Verhältnisse sind an der Stelle $t = t_1$

Bild 7.33 erkennbar.

zum Zeitpunkt $t = t_1$ wertet der Sense-Verstärker die Spannung U_{CBL} aus und kennt den Wert des gelesenen Bits. War es "1", legt er die Spannung U_{CC} an die Bitleitung, ansonsten 0V.

Da WL weiterhin auf H-Pegel liegt und zum Zeitpunkt $t = t_3$ L-Pegel an PL geht, wird der gelesene Bitwert in den Speicher zurückgeschrieben.

Der Lesezyklus endet bei t_4 durch WL = L-Pegel und der gelesene Zustand bleibt ohne weitere Energiezufuhr in der Speicherzelle erhalten.

Die maximale Datenhaltung (data retention) für FRAMs wird heute mit 10 Jahren begründet. Die Gründe für die Begrenzung sind im Wesentlichen:

Mit zunehmendem Alter tritt eine Depolarisation auf. Sie äußert sich dadurch, dass der remanente Ladungsbetrag $|Q_r|$ für beide Betriebspunkte abnimmt (Ea-

7 Digitale Halbleiterspeicher

Wenn FRAM-Zellen überwiegend einen festen log. Zustand speichern, passt sich die Hystereseschleife diesem Zustand an, indem der remanente Ladungsbeitrag $|Q_r|$ des gegenüberliegenden Arbeitspunktes abnimmt (Imprint).

Die Weiterentwicklung der Schaltungskonzepte für Speicherzellen und Sensortreiber wird versucht, die Spannungsunterschiede zwischen den Lesesignalen für "0" und "1" zu vergrößern, um die Wahrscheinlichkeit von Lesefehlern zu reduzieren. Die oben beschriebene 1T-1C-Zelle wird sich künftig voraussichtlich gegenüber der längerer Zeit auf dem Markt befindlichen 2T-2C-Zelle durchsetzen, da sie weniger Platz benötigt und Kosten spart.

Wesentliche Betriebsdaten von FRAMs sind in der Tab. 7.3 denen anderer Speicherkonzepte gegenübergestellt.

Tab. 7.3: Gegenüberstellung wesentlicher Daten unterschiedlicher Speichertypen

Eigenschaften	SRAM	DRAM	NAND-FLASH	NOR-FLASH	MRAM (FET)	FRAM
Zellengröße/ μm^2	100	8	1,3	2,5	>8	4-20
Betriebsspannung /V	2,5	2,5	1,8	3,3	1,8-5	3-5
Speicherinhaltung/a	<<1 mit Batterie	flüchtig	10	10	10	10
Leszeit/ns random	2	60	10^4	60-90	10-50	60
Schreibzeit/ns random	2	60			10-40	60
Wahlzeit/Erasure Speed			2,1/5,3 MB/s	0,2/0,08MB/s		
Lebenszyklenzahl	$> 10^{15}$	$> 10^{15}$	$> 10^{15}$	$> 10^{15}$	$> 10^{15}$	10^{12} - 10^{15}
Schreibzyklenzahl	$> 10^{15}$	$> 10^{15}$	10^5	10^5	$> 10^{15}$	10^{10} - 10^{15}

15 MRAM


Im Kapitel 7.1.14 wird mit dem FRAM ein neuer Speichertyp vorgestellt, der ähnliche Eigenschaften wie ein DRAM besitzt, aber nichtflüchtig ist und daher neue Möglichkeiten im Bereich mobiler Anwendungen und als Arbeitsspeicher in der Computertechnik bietet.

Auf diese Anwendungsbereiche zielt auch ein anderer nichtflüchtiger Speichertyp, die *Magnetoresistive RAM* (MRAM). Es hat gegenüber dem FRAM einen weiteren Vorteil, denn es lässt sich zerstörungsfrei lesen. Damit entfällt das Rückspeichern der Daten, was Energie und Zeit benötigt. Insgesamt hält damit die Halbleiterindustrie eine neue Entwicklung Einzug, die *Magnetoelektronik*, welche die moderne Halbleitertechnologie mit der Technologie ferromagnetischer

weiterer, mit GMR verwandter magnetoelektrischer Effekt beruht darauf, dass durch etwa vier Atomlagen dünne dielektrische Schicht (Al_2O_3) zwischen zwei ferromagnetischen Metallbelägen einen Tunnelstrom führen kann, der sich durch die Veränderung der magnetischen Dipolmomente in den Metallbelägen verändern lässt. Eine zelleartige Zelle heißt *Magnetische Tunnelbarriere* (Magnetic Tunnel Junction, MTJ) und wird vorwiegend als Speicherzelle verwendet.

Der Entwicklungsstand von Speicherbauelementen, die dieses Prinzip nutzen, hat sich etwa drei Jahre hinter dem von FRAMs her. Aufgrund einer weltweit vollzogenen Konzentration der Entwicklungsarbeiten sind aber seit 2007 marktreife Produkte verfügbar.

Prinzip und Funktion einer MTJ-Speicherzelle: Sie besteht aus einem Stapel zweier ferromagnetischer Schichten, die durch ein dünnes Dielektrikum voneinander getrennt sind. Wird an diese Zelle eine Spannung gelegt, fließt ein Tunnelstrom, dessen Wert davon abhängt, ob die Orientierung des magnetischen Feldes in den ferromagnetischen Schichten parallel oder antiparallel ist (Bild 7.34).




4: Funktionsweise eines MTJ-Speicherelements (Magnetic Tunnel Junction). Die Richtung des magnetischen Feldes in der ferromagnetisch weichen Schicht verändert den Tunnelstrom. Daher besitzt das Element zwei stabile Zustände, denen die log. Zustände "0" bzw. "1" zugeordnet sind.

Ursache dieses Verhalten ist eine Spin-Polarisation der Leitungselektronen in den ebenfalls nur wenige Atomlagen dicken ferromagnetischen Elektroden, die durch die Orientierung des Magnetfeldes bestimmt wird. Sind etwa Leitungselektronen nach dem Passieren der ersten Elektrode in einer Richtung 1 polarisiert, wird ihr Durchgang durch die zweite Elektrode behindert, wenn diese für die andere Polarisierung 2 eingestellt ist. Daher bewirkt die parallele magnetische Feldorientierung in beiden Leitern gegenüber antiparalleler einen um bis zu 50% geringeren Widerstand. Diesen Effekt nennt man *Magnetoeristanz*.

Jede Speicherzelle hat also infolge der Remanenz im ferromagnetisch weichen Leiter zwei Zustände, die sich durch die unterschiedliche Ausrichtung der Magnetisierungen unterscheiden lassen.


7 Digitale Halbleiterspeicher

Die Einordnung in ein Speicherarray ist beim MRAM prinzipiell möglich, indem eine Elektrode der Zelle mit der Bitleitung und die andere mit der Wortleitung verbunden (Kreuzpunkt-Zelle). Zur Reduzierung parasitärer Leckströme müssen die Zellen dann aber sehr hochohmig gefertigt werden. Dadurch sinkt wegen der parasitären Kapazitäten des Systems die Geschwindigkeit um etwa drei Zehnerpotenzen. Sind kleine Zugriffszeiten nötig, schließt man jede Zelle über einen Transistor an das Array an und erhält damit eine 1T-1MTJ-Zelle (Bild 7.35).



7.35: Magnetoresistive 1T-1MTJ-Speicherzelle. MTJ bedeutet: Magnetic Tunnel Junction. Die Steuerleitung ist für Schreiboperationen erforderlich.

zur Erläuterung der Funktionsweise eines MTJ-Speichers ist in Bild 7.36 ein vergrößerter Ausschnitt aus der räumlichen Anordnung eines Speicher-Arrays dargestellt. Es besteht aus zwei Wort- und zwei Bitleitungen und enthält die vier Speicherzellen Z11, Z12, Z21 und Z22 mit ihren Zugangstransistoren. Zwei zusätzliche Steuerleitungen sind für den Schreibvorgang nötig. Bit- und Steuerleitungen sind voneinander isoliert. Die Zugangstransistoren sind nur bei Leseoperationen durchgeschaltet.



7.36: Ausschnitt aus einem 1T-1MTJ-Array mit 4 Speicherzellen. Die Abkürzungen bedeuten: MTJ: Magnetic Tunnel Junction WL_i: Wortleitungen Zi_{ij}: MTJ-Zellen

Z22 durchtunnelt. Die Spannung an der Bitleitung hängt nun vom log. Zustand, der Leitfähigkeit des MTJ-Elements ab, sie wird durch einen Sense-Verstärker invertiert und liefert das gespeicherte Bit. Das MTJ-Element ändert während des Vorgangs seinen Zustand nicht, daher handelt es sich um einen nicht-zerstörerischen Lesevorgang, ein besonderer Vorteil dieses Speichertyps.

Vorgang: Alle Zugangstransistoren in den Wortleitungen sind gesperrt. Es wird die Speicherzelle Z22 beschrieben. Dazu fließen Ströme in den beiden isoliert voneinander angeordneten Leitungen: In Bitleitung 2 fließt der Strom IS_{2a} und in der Wortleitung der Strom IS_{2b} . Beide Ströme verursachen Magnetfelder, die sich an der ferromagnetischen weichen Elektrode der MTJ-Zelle vektoriell zur Feldstärke H_m addieren. Die Ströme sind so bemessen, dass H_m die Elektrode in den magnetischen Sättigungszustand bringt. Nach Wegnahme der Ströme verbleibt die Elektrode im Remanenzzustand. Die Zelle enthält damit z. B. den log. Zustand "0" und dieser ist ohne Zuzuführen von Energie stabil, es handelt sich also um einen nichtflüchtigen Speicher. Zum Erzeugen einer "1" ist die Richtung des Stroms IS_{2a} der Bitleitung umzukehren.

Im Kap. 7.1.14 ist in Tab. 7.3 ein Vergleich wesentlicher Eigenschaften unterschiedlicher Speicherkonzepte dargestellt. Daraus geht hervor, dass *Magnetoresistive Random Access Memories* (MRAMs) gegenüber *Ferromagnetischen RAMs* (FRAMs) Vorteile bezüglich höherer Schreib-/Lesezyklenzahl und geringerer Zugriffszeiten haben.

Es wird damit gerechnet, dass die neuen nichtflüchtigen Speicher MRAMs und FRAMs die künftige Speicherlandschaft revolutionieren. Beispielsweise wird heute intensiv an MRAMs gearbeitet, diese Speichertypen in Computern künftig nicht nur als Arbeitsspeicher, sondern auch als Massenspeicher einzusetzen. Damit würden der Bootprozess beschleunigt und Massenspeicherzugriffe erheblich beschleunigt.

Festwertspeicher (ROM)

Der Aufbau eines Festwertspeichers (Nur-Lese-Speicher, ROM) entspricht hinsichtlich der Matrixanordnung seiner Speicherzellen und der Adressverwaltung prinzipiell dem Aufbau eines RAMs (Bild 7.1). Allerdings fehlen die Eingänge D_{in} und $\neg WE$, da ein Festwertspeicher während des Betriebes ausschließlich gelesen werden kann. Man findet heute ROMs zum Abspeichern unveränderlicher Daten, wie etwa Maschinensprache-Programmen in der Mikroprozessortechnik.

Maskenprogrammiertes ROM

Im Bild 7.37 ist der prinzipielle Aufbau eines maskenprogrammierten ROMs dargestellt.